隨著 FPGA 設計變得越來越復雜，設計者也在不斷探索縮短設計和調試時間的方法。功能強大而又簡便易用的 ChipScope? Pro 工具解決方案有助于最小化調試和驗證所需的時間。為期1天的課程將向您展示調試邏輯和高速設計，進而縮短總設計開發時間的有效方法。此次培訓提供動手實驗，以便向您展示ChipScope Pro 工具是如何解決先進的驗證和調試挑戰的。

        ?? 一定的 FPGA 設計及調試經驗

        ?? 最大化 ChipScope Pro 工具核的性能
        ?? 將對設計的負面時序影響降至最低
        ?? 使用可以加強和擴展 ChipScope Pro 工具性能的技術
        ?? 實現和確定遠程調試的優勢
        ?? 分析、設置和調試高速串行 I/O 設計*
        ?? 利用 Agilent 解決方案克服存儲器問題，并執行系統級調試*

        實驗 1. 為現有設計添加 ILA 核 - 您將使用內核插入器工具流程來將 ChipScope Pro工具 ILA 核插入到設計中，以便迅速找出和解決簡單的邏輯問題。
        實驗 2. 添加用于遠程監控的 ILA 與 VIO 核 - 您將會將 ICON、ILA 和 VIO 核例示到VHDL 或 Verilog 設計中，并練習監視感興趣的信號和從外部驅動選擇的控制信號。
        實驗 3. 方法和技巧 - 該實驗將在您探索數據質量鑒定、交叉時鐘域分析和過采樣技巧的過程中向您展示 ChipScope Pro 工具解決方案的靈活性。
        實驗 4. 實現遠程調試* - 該實驗展示了如何在整個網絡范圍內使用 ChipScope Pro 工具。您將會連接到其它隊伍的電路板上，下載您的比特流，并通過您的機器遠程監視其它隊伍的電路板。
        實驗 5. 高速串行 I/O 調試和驗證* - 您將會利用 Xilinx ChipScope Pro 串行 I/O 工具套件在 Virtex?-5 FPGA 內實現 RocketIO? 收發器。您將會為 Virtex-5 XC5VLX50T 器件生成ChipScope Pro 工具 IBERT 設計，并且為 ML505 板定制設計。然后，您將會連接到 ML505 板上的2 個 GTP 上，并且利用ChipScope Pro 分析器工具來控制 GTP 參數和監視其效果。
        實驗 6. 插入 Agilent ATC2 測量核，并利用 FPGA 動態探針查看內部活動* - 您將會通過使用 Agilent ATC2 核、FPGA 動態探針和虛擬邏輯分析器來利用外部存儲器資源，從而滿足存儲器需求。
        實驗 7. 利用 Agilent FPGA 動態探針進行系統級調試** - 您將會了解如何使用 Agilent解決方案來縮短證實和確定 FPGA 系統內的問題根源所需的時間。