課程背景 |
FPGA系統(tǒng)設(shè)計(jì)高級班主要是介紹FPGA系統(tǒng)開發(fā)中的高級技巧,深入探討如何提高FPGA設(shè)計(jì)的性能,進(jìn)而設(shè)計(jì)出高性能低成本的產(chǎn)品。同時(shí)介紹了FPGA芯片構(gòu)成的高性能協(xié)同計(jì)算系統(tǒng)的軟/硬件設(shè)計(jì)技術(shù)。課程中會(huì)結(jié)合實(shí)際的工程設(shè)計(jì)代碼講解并行設(shè)計(jì)技術(shù),流水線設(shè)計(jì)技術(shù)等實(shí)用技巧,幫助學(xué)員短時(shí)間內(nèi)理解和掌握這些高級技巧,并可以盡快應(yīng)用到工程項(xiàng)目中去。 |
課。程。目。標(biāo) |
本課程主要針對具備一定基礎(chǔ)的學(xué)員,幫助學(xué)員快速提高技能,使之能夠運(yùn)用高級技巧快速自主地設(shè)計(jì)復(fù)雜的FPGA系統(tǒng)。 |
培養(yǎng)對象 |
具備一年左右的FPGA系統(tǒng)或者硬件系統(tǒng)開發(fā)設(shè)計(jì)經(jīng)驗(yàn)的工程師,或者具有一定基礎(chǔ)的電子類專業(yè)的大學(xué)生和研究生。 |
入學(xué)要求 |
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識:
◆已經(jīng)參加過FPGA應(yīng)用設(shè)計(jì)初級班的學(xué)習(xí),或者了解FPGA的開發(fā)設(shè)計(jì)流程;
◆具備一定的FPGA設(shè)計(jì)基礎(chǔ),熟悉VHDL或者Verilog
HDL語言。
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
★實(shí)驗(yàn)設(shè)備請點(diǎn)擊這兒查看★ |
班級規(guī)模及環(huán)境 |
為了保證培訓(xùn)效果,增加互動(dòng)環(huán)節(jié),我們堅(jiān)持小班授課,每期報(bào)名人數(shù)限3到5人,多余人員安排到下一期進(jìn)行。 |
時(shí)間地點(diǎn) |
上課地點(diǎn):【上海】:同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】:北京中山學(xué)院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學(xué)/六宅臻品 【鄭州分部】:鄭州大學(xué)/錦華大廈 【石家莊分部】:河北科技大學(xué)/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:云峰大廈
最近開課時(shí)間(周末班/連續(xù)班/晚班):FPGA高級班開課:2015年2月20日
本課程每期班限額5名,報(bào)滿即停止報(bào)名,請?zhí)崆霸诰或電話預(yù)約
|
學(xué)時(shí)和費(fèi)用 |
◆課時(shí): 共5天,30學(xué)時(shí)
◆外地學(xué)員:代理安排食宿(需提前預(yù)定) |
最新優(yōu)惠 |
◆團(tuán)體報(bào)名優(yōu)惠措施:請咨詢客服
同時(shí)報(bào)選《FPGA應(yīng)用設(shè)計(jì)初級班》,即享受300元現(xiàn)金優(yōu)惠! |
質(zhì)量保障 |
1、培訓(xùn)過程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽;
2、培訓(xùn)結(jié)束后,培訓(xùn)老師留給學(xué)員手機(jī)和Email,免費(fèi)提供半年的技術(shù)支持,充分保證培訓(xùn)后出效果;
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 ☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書,提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年,曙海提供的證書得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。 |
師資團(tuán)隊(duì) |
◆【李健飛】
FPGA課程金牌講師,項(xiàng)目經(jīng)驗(yàn)非常豐富,9年FPGA/DSP系統(tǒng)硬件開發(fā)工作經(jīng)驗(yàn)。熟悉整個(gè)EDA設(shè)計(jì)流程,熟練使用Alter、Xinlinx,ModelSim開發(fā)工具,精通Verilog
HDL語言和VHDL語言,精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數(shù)據(jù)采集卡等開發(fā)。
◆【陳宏偉】
資深FPGA開發(fā)工程師,FPGA培訓(xùn)課程金牌講師,有8年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗(yàn),最近4年來一直從事視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計(jì)和開發(fā),具有非常豐富的高速系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn),精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。
更多師資力量請參見曙海師資團(tuán)隊(duì),請點(diǎn)擊這兒查看。 |
課程進(jìn)度安排 |
課程大綱 |
第一階段 |
目標(biāo) |
1.掌握FPGA系統(tǒng)設(shè)計(jì)的三個(gè)基本原則及三種常用技巧
2. 掌握QuartusII軟件三類典型IP核
3.ModelSim SE仿真驗(yàn)證技巧,學(xué)會(huì)設(shè)計(jì)測試激勵(lì)文件-Testbench |
|
1.
Verilog編程思想,并發(fā)編程思想,并發(fā)原則。
2.掌握I2C協(xié)議,掌握時(shí)鐘線和數(shù)據(jù)線是如何控制數(shù)據(jù)的讀寫的。
3. FPGA設(shè)計(jì)仿真驗(yàn)證的原理和方法
4. ModelSim SE仿真驗(yàn)證技巧
5. 仿真測試文件(Testbench)的設(shè)計(jì)方法
6. 異步SRAM的操作時(shí)序 |
|
1. 實(shí)戰(zhàn)訓(xùn)練一:
訓(xùn)練課題:“ ModelSim軟件的使用”
實(shí)驗(yàn)要點(diǎn):
1.1 ModelSim軟件工程創(chuàng)建
1.2 ModelSim軟件進(jìn)行仿真
1.3 測試文件(Testbench)的設(shè)計(jì)方法
2. 實(shí)戰(zhàn)訓(xùn)練二:
訓(xùn)練課題:“異步SRAM存儲(chǔ)器讀寫操作”
實(shí)驗(yàn)要點(diǎn):
2.1 SRAM存儲(chǔ)器的操作時(shí)序設(shè)計(jì)
2.2 復(fù)雜硬件開發(fā)的思想方法 |
第二階段 |
目標(biāo) |
1.掌握采集ADC的數(shù)據(jù)的方法和技巧
2.FPGA 邏輯分析儀使用的方法。 |
|
1.
AD/DA轉(zhuǎn)換器接口設(shè)計(jì)
1.1 選擇正確的時(shí)鐘采樣邊沿
1.2 選擇適合的檢測方法
2. FPGA應(yīng)用的領(lǐng)域,視頻、圖像的等領(lǐng)域的現(xiàn)狀及發(fā)展前景。
3. 案例分析:高清視頻處理系統(tǒng)之圖像處理算法,及其達(dá)到的效果 |
|
1. 實(shí)戰(zhàn)訓(xùn)練三:
訓(xùn)練課題:“AD數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)”
實(shí)驗(yàn)要點(diǎn):
2.1 AD轉(zhuǎn)換器與FPGA接口設(shè)計(jì)
2.2 片上雙口RAM的乒乓緩存
2.3 FPGA與PC的通信
2. 實(shí)戰(zhàn)訓(xùn)練四:
訓(xùn)練課題:“視頻圖像采集實(shí)驗(yàn)”
實(shí)驗(yàn)要點(diǎn):
3.1 掌握編碼解碼芯片的工作原理
3.2 掌握視頻圖像處理解決方案,所要用到的接口、器件和原理
3. 實(shí)戰(zhàn)訓(xùn)練五:
訓(xùn)練課題:“視頻圖像處理之一----YUV
實(shí)驗(yàn)要點(diǎn):
4.1 了解圖像YUV的原理和應(yīng)用領(lǐng)域
4.2 了解圖像YUV處理
4. 實(shí)戰(zhàn)訓(xùn)練六:
訓(xùn)練課題:“視頻圖像處理的相關(guān)算法之二----YUV轉(zhuǎn)RGB
實(shí)驗(yàn)要點(diǎn):
5.1 了解圖像YUV轉(zhuǎn)RGB的原理和應(yīng)用領(lǐng)域
5.2 了解圖像YUV轉(zhuǎn)RGB的相關(guān)算法
|
第三階段 |
|
USB開發(fā) |
實(shí)戰(zhàn)訓(xùn)練七:
訓(xùn)練課題:“USB讀取數(shù)據(jù)實(shí)驗(yàn)”
實(shí)驗(yàn)要點(diǎn):
2.1 USB讀寫方法
2.2 USB硬件系統(tǒng)設(shè)計(jì) |
第四階段 |
|
此部分代碼含固件代碼和 HDL 的控制代碼,PC 機(jī)軟件使用 Cypress 自帶的 Control Panel。驅(qū)動(dòng)使用
Cypress 公司提供的驅(qū)動(dòng)(含源代碼) 。主要實(shí)現(xiàn),F(xiàn)X2 固件里面設(shè)置 FX2的模式,實(shí)驗(yàn)箱核心模塊FPGA
實(shí)現(xiàn)復(fù)雜接口的配合使用。
PC 機(jī)傳過來的數(shù)據(jù)使用數(shù)碼管顯示,PC 機(jī)讀取得數(shù)據(jù)由FPGA 產(chǎn)生提供。 |
|
實(shí)戰(zhàn)訓(xùn)練八:
訓(xùn)練課題:“USB寫數(shù)據(jù)以及向SRAM傳輸數(shù)據(jù)實(shí)驗(yàn)”
實(shí)驗(yàn)要點(diǎn):
2.1 USB接口和SRAM的聯(lián)合使用
2.2 USB模式控制
|
第五階段 |
|
第一篇 SOPC(可編程片上系統(tǒng))概述
1. FPGA和SOPC的發(fā)展
2. 基于FPGA的嵌入式處理器的優(yōu)勢
3. 適合系統(tǒng)級設(shè)計(jì)的FPGA及其芯片結(jié)構(gòu)舉例
第二篇 SOPC的組成及設(shè)計(jì)思想
1. 片內(nèi)微處理器軟核和硬核
2. 片內(nèi)系統(tǒng)組成及系統(tǒng)總線
3. 片內(nèi)微處理器的幾種系統(tǒng)設(shè)計(jì)方案
4. 常用的CORE及設(shè)備驅(qū)動(dòng)(包括LCD控制器等)
5. 片內(nèi)微處理器時(shí)鐘和總線時(shí)鐘的關(guān)系
6. 片內(nèi)微處理器怎么樣連接外設(shè)
第三篇 SOPC開發(fā)工具的使用
1. SOPC開發(fā)工具結(jié)構(gòu)
2. SOPC開發(fā)環(huán)境的使用
3. 基本系統(tǒng)創(chuàng)建器、創(chuàng)建周邊設(shè)備向?qū)?
4. SOPC設(shè)計(jì)的原則
5. SOPC設(shè)計(jì)的技巧
第四篇 SOPC軟硬件開發(fā)設(shè)計(jì)實(shí)戰(zhàn)
1. SOPC開發(fā)電路板原理介紹
2. 新建工程、設(shè)計(jì)實(shí)現(xiàn)
3. 在已建工程中添加CORE、添加應(yīng)用軟件
4. 設(shè)置一個(gè)新的軟件工程
5. 軟件驅(qū)動(dòng)程序及硬件實(shí)現(xiàn)程序的編寫方法
6. 設(shè)計(jì)實(shí)現(xiàn)、應(yīng)用軟件以及調(diào)試
7. 實(shí)驗(yàn)與輔導(dǎo)3:基于SOPC的LED控制實(shí)驗(yàn)
8. 實(shí)驗(yàn)與輔導(dǎo)4:基于SOPC的數(shù)碼管控制實(shí)驗(yàn)
|
第六階段 |
|
|
授課內(nèi)容 |
第一篇 |
設(shè)計(jì)需求分析與功能定義 |
系統(tǒng)工作原理分析 |
第二篇 |
PCI接口芯片PCI9054與FPGA的接口設(shè)計(jì) |
第三篇 |
FPGA內(nèi)部結(jié)構(gòu)設(shè)計(jì) |
第四篇 |
硬件系統(tǒng)實(shí)現(xiàn) |
第五篇 |
FPGA與PCI9054協(xié)同設(shè)計(jì) 設(shè)計(jì)與測試技巧 |
第六篇 |
中斷,PCI配置寄存器詳解,本地配置寄存器詳解 |
第七篇 |
PCI設(shè)備設(shè)計(jì)方案 |
實(shí)驗(yàn)一 |
開發(fā)PCI采集卡調(diào)試環(huán)境的建立 |
熟練掌握開發(fā)軟件和調(diào)試軟件 |
實(shí)驗(yàn)二 |
PCI接口的數(shù)據(jù)讀寫 |
掌握PCI設(shè)備進(jìn)行硬件設(shè)計(jì)技巧 |
|