課程目標(biāo) |
|
Cadence培訓(xùn)初級(jí)到中級(jí)班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設(shè)計(jì)流程，通過(guò)講課及上機(jī)練習(xí)相結(jié)合的方式完成Cadence的原理圖工具Concept-
HDL、PCB工具Allegro以及相應(yīng)的建庫(kù)工具的使用方法的系統(tǒng)培訓(xùn)。通過(guò)培訓(xùn)學(xué)員可掌握先進(jìn)的Allegro
Cadence PCB設(shè)計(jì)流程，完成PCB設(shè)計(jì)。 |
|
培養(yǎng)對(duì)象 |
|
從事硬件開(kāi)發(fā)的所有人員，以及具有一定基礎(chǔ)的高年級(jí)本科生或者碩、博士研究生。 |
|
班級(jí)規(guī)模及環(huán)境 |
|
為了保證培訓(xùn)效果，增加互動(dòng)環(huán)節(jié)，我們堅(jiān)持小班授課，每期報(bào)名人數(shù)限3到5人，多余人員安排到下一期進(jìn)行。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽(tīng)；
2、培訓(xùn)結(jié)束后免費(fèi)提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 ☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū)，提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年，曙海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。 |
|
時(shí)間地點(diǎn) |
上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】：電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） 【沈陽(yáng)分部】：沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：云峰大廈
最近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班）：Cadence初中級(jí)開(kāi)課：2025年9月15日..資深工程師授課.....直播、現(xiàn)場(chǎng)培訓(xùn)皆可....用心服務(wù).......... |
|
學(xué)時(shí)和費(fèi)用 |
★課時(shí)：
共5天，總計(jì)30學(xué)時(shí);
◆外地學(xué)員：代理安排食宿（需提前預(yù)定）
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū)，提升您的職業(yè)資質(zhì)
專注高端培訓(xùn)15年，曙海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
|
師資團(tuán)隊(duì) |
◆【李老師】
8年來(lái)一直從事FPGA數(shù)字電路設(shè)計(jì)，高速DSP軟硬件的開(kāi)發(fā)，高速PCB，Layout設(shè)計(jì)經(jīng)驗(yàn)非常豐富。
精通Allegro cadence和candence SPECCTRAQuest等信號(hào)完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功開(kāi)發(fā)了多個(gè)高速DSP和FPGA結(jié)合的高難度項(xiàng)目。
◆【黃老師】
有9年的FPGA和DSP系統(tǒng)硬件開(kāi)發(fā)經(jīng)驗(yàn),5年視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計(jì)和開(kāi)發(fā)經(jīng)驗(yàn)，高速系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)非常豐富，精通Allegro
cadence和candence SPECCTRAQuest等信號(hào)完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB設(shè)計(jì)工具。
更多師資力量請(qǐng)參見(jiàn)曙海師資團(tuán)隊(duì)，請(qǐng)點(diǎn)擊這兒查看。 |
|
課程進(jìn)度安排 |
| 課程大綱 |
學(xué)習(xí)目標(biāo)及要求 |
| 學(xué)習(xí)使用ORCAD 軟件進(jìn)行原理圖的制作，電路圖的零件設(shè)計(jì)、使用
Allegro 軟件進(jìn)行 PCBLayout ， PCB 封裝制作、高速布線規(guī)則設(shè)置、出 gerber 文件、用
CAM350 檢查 gerber 文件。應(yīng)用范圍：制作高速線路板（如：電腦主板、顯卡、交換機(jī)主板等）. |
| 第一階段 |
| 1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設(shè)計(jì)流程
OrCAD Capture CIS Basic Board Design
Flow
2 設(shè)計(jì)輸入 Design Entry
2.1 創(chuàng)建原理圖工程及設(shè)置工作環(huán)境
2.2 工程管理器簡(jiǎn)介
2.3 創(chuàng)建元件庫(kù)及元件
2.4 創(chuàng)建非規(guī)則圖形元件
2.5 創(chuàng)建及使用分裂元件
2.6 使用電子數(shù)據(jù)表創(chuàng)建零件
2.7 添加元件庫(kù)及放置元件
2.7.1 放置普通元件
2.7.2 放置電源和地
2.8 在同一個(gè)頁(yè)面內(nèi)創(chuàng)建電氣互聯(lián)
2.8.1 使用wire
2.8.2 使用net alias
2.9 在不同頁(yè)面之間創(chuàng)建電氣互聯(lián)
2.10 使用總線創(chuàng)建連接
2.10.1 創(chuàng)建總線
2.10.2 命名總線
2.10.3 連接總線與信號(hào)線
2.11 編輯原理圖的基本操作
2.11.1 選擇元件
2.11.2 移動(dòng)元件
2.11.3 旋轉(zhuǎn)元件
2.11.4 鏡像翻轉(zhuǎn)元件
2.11.5 修改元件屬性及放置文本
2.12 替換與更新元件
2.12.1 批量替換
2.12.2 批量更新
|
第二階段 |
3 從原理圖到PCB 工具使用
3.1 Introduction to Board Layout
3.2 Mainstream Board Design
3.3 Design Synchronization
3.4 Netlist Files
3.5 Export Physical
4 原理圖高級(jí)設(shè)計(jì)技巧
2.13 使用Edit Browse選項(xiàng)的技巧
2.13.1 使用Parts選項(xiàng)
2.13.2 使用Nets選項(xiàng)
2.14 在原理圖中搜索特定元素
2.14.1 搜索元件
2.14.2 查找網(wǎng)絡(luò)
2.15 原理圖頁(yè)相關(guān)操作技巧
2.16 添加Footprint屬性
2.16.1 單個(gè)添加
2.16.2 批量添加
2.17 生成Netlist
2.18 生成元件清單 |
| 第三階段 |
5 PCB設(shè)計(jì)準(zhǔn)備：Allegro環(huán)境、規(guī)則設(shè)置、PCB布局布線
5.1 Allegro User Interface
5.2 Managing the Allegro Work
Environment
5.3 Padstack Designer
5.4 Component Symbols
5.5 Board Design Files
5.6 Importing Logic Information
into Allegro
5.7 Setting Design Constraints
5.8 Component Placement
5.9 Routing and Glossing
6 建立元件庫(kù) PCB Librarian Expert
6.1 Design Processes and Library Models
6.2 Setting Up a Build Area
6.3 The Symbol View
6.4 The Chips View
6.5 The Part Table View
6.6 The Simulation View
6.7 Testing the Part
6.8 Creating a Split Part
6.9 Importing Text Files |
第四階段 |
| PCB數(shù)據(jù)后處理：覆銅、生產(chǎn)加工數(shù)據(jù)輸出
7.1 Copper Areas and Positive
or Negative Planes
7.2 Preparing for Post Processing
7.3 Renaming Reference Designators
7.4 Backannotation
7.5 Creating Silkscreens
7.6 Creating Checkplots
7.7 Generating Artwork
7.8 The Aperture File
7.9 Film Control
7.10 Generating Gerber Files
7.11 Creating Fabrication Drawings
7.12 Generating an NC Drill
File
7.13 Creating the Parameters
File
7.14 Creating Assembly Drawings
|
第五階段 項(xiàng)目實(shí)戰(zhàn)，一步步手把手教你完成一個(gè)完整的DSP6713開(kāi)發(fā)板 |
DSP6713開(kāi)發(fā)板設(shè)計(jì)主要內(nèi)容有:
1.DSP6713開(kāi)發(fā)板功能方框圖培訓(xùn)。
2.元件庫(kù)建立管理
3.DSP6713開(kāi)發(fā)板原理圖設(shè)計(jì)
4.DSP6713開(kāi)發(fā)板PCB疊層結(jié)構(gòu)、阻抗控制介紹
5.DSP6713開(kāi)發(fā)板PCB布局以及布線設(shè)計(jì)
6.DSP6713開(kāi)發(fā)板EMC設(shè)計(jì)
7.出Gerber文件
8.DSP6713開(kāi)發(fā)板PCB設(shè)計(jì)實(shí)例 |
Home 
亚洲精品蜜桃久久久久久|
五月天婷婷视频在线观看|
欧美丰满熟妇XXXX|
亚洲欧美一区二区三区九九九
|
国产A级三级三级三级|
美女被免费视频网站|
国产一级特黄生活片|
精品国产污污免费网站入口
|
四虎影院在线免费播放|
精品久久久中文字幕|
制服丝袜第六页|
波多野结衣波多野结衣|
亚洲色偷偷偷综合网|
欧美国产伦久久久久|
亚洲另类自拍丝袜第1页|
日韩美女性生活视频|
亚洲AV午夜精品一区二区三区|
日本伦理电影网伦理在线电影|
久久亚洲精品中文字幕无码|
成人精品一区二区不卡视频|
一边摸下面一别吃奶|
在线观看国产一区|
99re5久久在热线播放|
国产特黄特色的大片观看免费视频|
韩国一大片a毛片女同|
国产亚洲情侣久久精品|
精品国产亚洲AV麻豆|
免费人成网站在线观看不卡|
欧美激欧美啪啪片sm|
亚洲国产成人久久一区二区三区|
日韩国产有码在线观看视频|
久久人人爽人人爽人人片AV高清|
干妞网免费视频|
亚洲av无码电影网|
男人把j桶进女的屁股的动态|
人妻丰满熟妇无码区免费|
欧美亚洲综合网|
久在线精品视频|
性色欲网站人妻丰满中文久久不卡
|
亚洲性无码av在线|
日本高清免费中文字幕不卡|
