課程簡介

Mentor Graphics是業(yè)界唯一擁有FPGA全流程設計工具的EDA廠家，本課程將幫您獲得熟練使用FPGA Advantage所需的眾多技巧，提高您的FPGA設計方法。本課程會講解如何創(chuàng)建特定的設計，從概念一直到芯片。大量的講解模塊將演示FPGA Advantage的完整設計流程，從HDL Desinger Series里創(chuàng)建一個基本的圖形化設計，通過Modelsim HDL仿真器來驗證您的設計，再用Precision Synthesis把您的設計綜合優(yōu)化到一個物理器件上。在業(yè)界專家的指導下，手把手的練習將進一步鞏固授課內容并為您奉獻廣泛的工具使用經驗。

課程目的

　　　　 借助HDL Designer Series快速建立HDL設計概念；

　　　　 構建HDL狀態(tài)機，方框圖，真值表，流程圖；

　　　　 用Modelsim調試驗證您的概念設計；

　　　　 快速創(chuàng)建測試基準；

　　　　 用Precision把HDL設計綜合到廣泛的FPGA物理器件中；?

　　　　 針對速度和面積優(yōu)化設計；

　　　　 有效地運用層次化設計；

　　　　 執(zhí)行靜態(tài)時序分析；

　　　　 運用Top-down和Bottom-up設計技術；

　　　　 設計單元復用；

　　　　 利用高級的交互窗口能力支持調試；

　　　　 使用調試分析功能；

　　　　 創(chuàng)建和比較多個結果波形；





課程對象

　　 FPGA/ASIC設計工程師；

　　 CAD工程師和負責把FPGA Advantage集成到設計流程中的管理人員；

　　 負責提高FPGA設計效率的CAD支持團隊成員；

　　 運用VHDL、Verilog或mixed-HDL進行仿真和分析的硬件、軟件及系統(tǒng)