嵌入式OS--3G手機操作系統(tǒng)

手機/網(wǎng)絡(luò)/動漫游戲開發(fā)

嵌入式OS--WinCE

單片機培訓(xùn)

嵌入式硬件設(shè)計

嵌入式OS--VxWorks

PowerPC嵌入式系統(tǒng)/編譯器優(yōu)化

3G手機軟件測試、硬件測試

云計算、物聯(lián)網(wǎng)

開源操作系統(tǒng)Tiny OS開發(fā)

其他類

　

　

公益培訓(xùn)通知與資料下載

曙海招聘啟示

曙海動態(tài)

郵件列表

　　　　　　　　CPU源代碼分析與芯片設(shè)計及Linux移植

第1章 CPU構(gòu)架概述
? 1.1 計算機體系結(jié)構(gòu)概述
? 1.2 標(biāo)量流水線技術(shù)
? 1.3 超標(biāo)量構(gòu)架
? 1.4 超長指令構(gòu)架
? 1.5 處理器介紹
第2章 OR1200構(gòu)架
　 2.1 OpenRISC概述
　 2.2 OR1200構(gòu)架
　 2.3 OR1200核心寄存器
　 2.4 OR1200的IO接口說明
　 2.5 OR1200核心硬件配置
第3章 Wishbone片上總線
　 3.1 概述
　 3.2 基本特點
　 3.3 接口信號定義
　 3.4 Wishbone支持的互聯(lián)類型
　 3.5 Wishbone總線周期
　 3.6 Wishbone寄存反饋總線周期
　 3.7 Wishbone規(guī)范對IP文檔的要求
　 3.8 Wishbone從設(shè)備接口示例
　 3.9 Wishbone對RAM/ROM的支持
　 3.10 Wishbone點到點連接示例
　 3.11 Wishbone共享總線連接示例
　 3.12 地址譯碼
　 3.13 仲裁器的設(shè)計
　 3.14 小結(jié)
第4章 CPU/DSP核心
　 4.1 CPU/DSP核心
　 4.2 IF級
　 4.3 ID級
　 4.4 EX級
　 4.5 系統(tǒng)控制模塊
　 4.6 MA級（lsu模塊）
　 4.7 WB級
第5章 OpenRISC存儲系統(tǒng)
　 5.1 概述
　 5.2 OpenRISC的高速緩存
　 5.3 OpenRISC的虛擬存儲系統(tǒng)源碼分析
　 5.4 OpenRISC高速緩存的源碼分析
　 5.5 片上存儲器QMEM
第6章 OpenRISC的主要外設(shè)
　 6.1 概述
　 6.2 寫緩沖模塊OR1200_sb
　 6.3 總線接口單元模塊OR1200_wb_biu
　 6.4 計時器模塊OR1200_tt
　 6.5 可編程中斷控制器模塊OR1200_pic
　 6.6 電源管理模塊OR1200_pm
第7章 OpenRISC調(diào)試接口
　 7.1 OR1200的調(diào)試功能概述
　 7.2 調(diào)試單元OR1200_du模塊
　 7.3 JTAG開發(fā)接口模塊
　 7.4 小結(jié)
第8章 編譯器移植
　 8.1 編譯過程簡介
　 8.2 GNU開發(fā)工具鏈
　 8.3 RTL語言
　 8.4 OR32平臺GCC編譯器移植
　 8.5 OR32平臺binutils的移植
　 8.6 OR32工具鏈的編譯安裝
第9章 Linux平臺移植
　 9.1 編寫OR32復(fù)位例外
　 9.2 內(nèi)核啟動（函數(shù)start_kernel）
　 9.3 內(nèi)核啟動時建立平臺（函數(shù)setup_arch）
　 9.4 例外處理
　 9.5 運行時用到的底層接口
　 9.6 Linux移植
第10章 OpenRISC參考設(shè)計與FPGA移植
? 10.1 OpenRISC的功能驗證
? 10.2 ORP_SOC的FPGA移植
? 10.3 FPGA開發(fā)板的設(shè)計與使用
第11章 開放源代碼以太網(wǎng)MAC控制器IP
? 11.1 開放源代碼以太網(wǎng)媒體訪問控制器IP
? 11.2 以太網(wǎng)MAC控制器IP頂層模塊
? 11.3 MII接口模塊
? 11.4 以太網(wǎng)數(shù)據(jù)發(fā)送模塊
? 11.5 以太網(wǎng)數(shù)據(jù)接收模塊
? 11.6 以太網(wǎng)MAC控制模塊
? 11.7 以太網(wǎng)MAC狀態(tài)模塊
? 11.8 以太網(wǎng)MAC寄存器模塊
? 11.9 以太網(wǎng)MAC Wishbone接口模塊
? 11.10 小結(jié)
第12章 USB設(shè)備功能模塊
　 12.1 USB 2.0包標(biāo)識符及傳輸控制概述
　 12.2 USB IP核的整體結(jié)構(gòu)
　 12.3 寄存器文件模塊usbf_rf
　 12.4 Wishbone接口模塊usbf_wb
　 12.5 內(nèi)存緩沖區(qū)仲裁器
　 12.5 模塊usbf_mem_arb
　 12.6 協(xié)議層模塊
　 12.7 UTMI接口模塊
第13章 全定制芯片設(shè)計方法
　 13.1 集成電路設(shè)計概述
　 13.2 芯片設(shè)計流程
　 13.3 DC工具綜合
　 13.4 PrimeTime靜態(tài)時序分析
　 13.5 可測性設(shè)計
　 13.6 自動布局布線
　 13.7 版圖的物理驗證